

日 本 国 特 許 庁
JAPAN PATENT OFFICE

JC971 U.S. PTO
09/964759
09/28/01

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日

Date of Application:

2000年 9月28日

出 願 番 号

Application Number:

特願2000-297447

出 願 人


Applicant(s):

株式会社東芝

2001年 4月20日

特 許 庁 長 官
Commissioner,
Japan Patent Office

及 川 耕 造



出証番号 出証特2001-3031980

【書類名】 特許願

【整理番号】 A000004878

【提出日】 平成12年 9月28日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 21/00

【発明の名称】 半導体装置、半導体装置の販売方法、半導体装置の販売システム及び半導体装置の販売プログラムを記録した記録媒体

【請求項の数】 13

【発明者】

 【住所又は居所】 神奈川県横浜市磯子区新杉田町 8 番地 株式会社東芝横浜事業所内

 【氏名】 有門 経敏

【発明者】

 【住所又は居所】 神奈川県川崎市幸区小向東芝町 1 番地 株式会社東芝マイクロエレクトロニクスセンター内

 【氏名】 米谷 和英

【発明者】

 【住所又は居所】 神奈川県川崎市幸区小向東芝町 1 番地 株式会社東芝マイクロエレクトロニクスセンター内

 【氏名】 小柳 勝

【発明者】

 【住所又は居所】 神奈川県川崎市幸区小向東芝町 1 番地 株式会社東芝マイクロエレクトロニクスセンター内

 【氏名】 奥村 勝弥

【特許出願人】

 【識別番号】 000003078

 【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置、半導体装置の販売方法、半導体装置の販売システム及び半導体装置の販売プログラムを記録した記録媒体

【特許請求の範囲】

【請求項 1】 ネットワークを用いて半導体装置の販売を行う半導体装置の販売方法であって、

ネットワークを介してクライアント端末に対して、使用できない機能を一部に有する部分的良品の半導体装置の機能情報及び価格情報を提示し、前記クライアント端末から、購入の可否を示す購入可否情報の提供を促すステップと、

前記クライアント端末からの購入可否情報に基づいて売買が成立するか否かを判定するステップと

を有することを特徴とする半導体装置の販売方法。

【請求項 2】 ネットワークを用いて半導体装置の販売を行う半導体装置の販売方法であって、

ネットワークを介して購入を希望する半導体装置の機能情報を提示するステップと、

前記提示された半導体装置の機能情報に応答してネットワークを介して提供され、前記機能情報に示される機能を満たすもので、使用できない機能を一部に有する部分的良品の半導体装置の機能情報及び価格情報に基づいて購入の可否を示す購入可否情報を提供するステップと

を有することを特徴とする半導体装置の販売方法。

【請求項 3】 前記部分的良品の価格情報は、前記部分的良品の機能情報に応じた前記半導体装置の市場の相場に関連づけて設定されることを特徴とする請求項 1 又は 2 に記載の半導体装置の販売方法。

【請求項 4】 前記部分的良品の価格情報の下限は、前記部分的良品を廃棄する廃棄費用以上に設定されることを特徴とする請求項 1 又は 2 に記載の半導体装置の製造方法。

【請求項 5】 ネットワークを用いて半導体装置の販売を行う半導体装置の販売システムであって、

クライアント端末から、ネットワークを介して購入を希望する半導体装置の機能情報を取得する購入希望製品登録手段と、

前記購入希望製品登録手段で取得された前記半導体装置の機能情報に基づいて、該機能情報に示される機能を満たすものでかつ、使用できない機能を一部に有する部分的良品の半導体装置の機能情報及び価格情報を前記クライアント端末に提示し、前記クライアント端末に前記部分的良品の購入の可否を促す部分的良品提示手段と、

前記クライアント端末から、前記部分的良品の購入の可否を示す購入可否情報を取得し、該購入可否情報に基づいて購入の可否を判定する売買成立判定手段とを具備してなることを特徴とする半導体装置の販売システム。

【請求項 6】 前記部分的良品提示手段は、前記部分的良品の価格情報を、前記部分的良品の機能情報に応じた前記半導体装置の市場の相場に関連づけて設定することを特徴とする請求項 5 に記載の半導体装置の販売システム。

【請求項 7】 前記部分的良品提示手段は、前記部分的良品の価格情報の下限は、前記部分的良品を廃棄する廃棄費用以上に設定されることを特徴とする請求項 5 に記載の半導体装置の販売システム。

【請求項 8】 ネットワークを用いて半導体装置の販売を行う半導体装置の販売プログラムであって、

クライアント端末から、ネットワークを介して購入を希望する半導体装置の機能情報を取得させる機能と、

前記購入希望製品登録手段で取得された前記半導体装置の機能情報に基づいて、該機能情報に示される機能を満たすものでかつ、使用できない機能を一部に有する部分的良品の半導体装置の機能情報及び価格情報を前記クライアント端末に提示させ、前記クライアント端末に前記部分的良品の購入の可否を促させる機能と、

前記クライアント端末から、前記部分的良品の購入の可否を示す購入可否情報を取得させ、該購入可否情報に基づいて購入の可否を判定させる機能と

を実現するためのプログラムを記録したコンピュータ読取可能な記録媒体。

【請求項 9】 複数のセルアレイと、

前記複数のセルアレイのうちの少なくとも一つを選択するための内部アドレス信号の生成に用いられる選択制御信号を生成して出力する選択制御回路と、

外部アドレスと前記選択制御信号に基づいて、前記選択制御信号の示す情報毎に前記複数のセルアレイの選択可能な組み合わせを対応付け、前記複数のセルアレイの前記各組み合わせを選択できる内部アドレス信号を生成して前記複数のセルアレイに出力するアレイ選択回路と

を具備してなることを特徴とする半導体装置。

【請求項 1 0】 前記選択制御信号により、前記内部アドレス信号に該選択制御信号の示す情報が反映される場合と、反映されない場合のいずれかが特定され、

前記選択制御信号の示す情報が前記内部アドレス信号に反映されない場合、前記アレイ選択回路は、前記外部アドレスに基づく前記複数のセルアレイが選択される内部アドレス信号を生成して出力することを特徴とする請求項 9 に記載の半導体装置。

【請求項 1 1】 前記選択制御信号の示す情報が前記内部アドレス信号に反映される場合、前記内部アドレス信号は前記外部アドレスの示す情報により変更されないことを特徴とする請求項 1 0 に記載の半導体装置。

【請求項 1 2】 モード信号の生成に用いられる制御信号を生成して出力する選択制御回路と、

外部アドレスと前記制御信号に基づいて前記モード信号を生成して出力するモード信号生成回路とを具備してなる半導体装置であって、

前記モード信号は、前記半導体装置を特定する情報及び機能を変更することを特徴とする半導体装置。

【請求項 1 3】 前記アレイ選択回路は、前記外部アドレス及び前記選択制御信号に基づいて、前記半導体装置を特定する情報及び機能を変更するモード信号を出力することを特徴とする請求項 9 に記載の半導体装置。

【発明の詳細な説明】

【0 0 0 1】

【発明の属する技術分野】

本発明は、部分的良品の半導体装置をネットワークを介して販売する半導体装置の販売方法、半導体装置の販売システム及び半導体装置の販売プログラムを記録した記録媒体及び、不良品を部分的良品として機能させる半導体装置に関する。

【 0 0 0 2 】

【従来の技術】

汎用メモリでは、一般にビット線の長さを短くしてビット線の容量を小さくするため、あるいは消費電流を低減するために、セルアレイが複数分割されており、リフレッシュの標準仕様、あるいは出力ビット構成等の制約からセルアレイ分割動作を行い、複数のセルアレイが外部から入力されるアドレスに基づいて選択的に活性化される。

【 0 0 0 3 】

メモリ製品の開発において、ほぼ同時期に複数のメモリサイズの製品（例えば 5 7 6 M、5 1 2 M、2 8 8 M、2 5 6 M、1 4 4 M、1 2 8 M）を開発するような場合、開発効率の向上のため、外部からのアドレスパッドやコントロールパッドの位置等は極力変えずに開発を行う。このような開発過程で、製造工程上の問題等で上記複数に分割されているセルアレイ中のいくつかが不良を持ってしまうことがある。この場合、本来のメモリサイズでの開発ができないようなチップが発生する。そのチップが ECC 機能（Error Checking and Correcting）のためのパリティセルを持っており、前記セルアレイ中の幾つかの不良がこのパリティセル中で置き換えられるのであれば、そのチップを ECC 機能無しの製品（例えば 5 7 6 M を 5 1 2 M で、2 8 8 M を 2 5 6 M で、1 4 4 M を 1 2 8 M で）として開発を行う。あるいは、セルアレイに何ら問題が無い場合でも、ECC 機能無しの製品の需要が高ければ、ECC 機能付き製品を ECC 機能無し製品として開発を行う。

【 0 0 0 4 】

図 1 3 は、従来の汎用メモリの構成の一例を示す図である。図 1 3 に示すように、外部から入力されるアドレスに基づき選択的に活性化されるセルアレイを有している。ECC 機能のためのパリティセル領域を備えた 4 つのセルアレイを有

する。これら4つのセルアレイのうち、2つのセルアレイは、内部アドレス信号により分割動作で選択的に活性化される。この図において、MA1～MA4は、それぞれ第1～第4のセルアレイを表している。これらMA1～MA4は、セルアレイ選択信号 $\phi 1$ 、 $\phi 2$ により分割動作で選択的に活性化される。また、MA1～MA4中のPA1～PA4は、パリティビット用のパリティセル領域である。ASはアレイ選択回路91である。アレイ選択回路91は、外部アドレス(A0)を受け、セルアレイ選択信号 $\phi 1$ 、 $\phi 2$ を作り出す。

【0005】

次に、この汎用メモリの動作を説明する。

【0006】

チップがアクティブな状態となり、外部アドレス(A0)がアレイ選択回路91に入力されると、アレイ選択信号 $\phi 1$ 、 $\phi 2$ が生成される。これらアレイ選択信号 $\phi 1$ 及び $\phi 2$ により、選択されるセルアレイが定まる。図13の例では、A0が“H”のときに $\phi 1$ が“H”、A0が“L”の時に $\phi 2$ が“H”となるような回路構成となっている。つまり、A0が“H”の時に $\phi 1$ が“H”となり、セルアレイA1とA4が選択的に活性化される。

【0007】

ここで、パリティセル領域PA4に、リダンダンシでも救済できない程度の不良個所(Err_PA4)がある場合を想定する。この場合、チップは本来のECC機能付きの半導体記憶装置としての開発ができなくなる。しかしながら、不良個所がパリティセル領域のみであるため、このチップをECC機能無しの製品として開発することができる。具体的には、例えば288Mの製品を256Mの製品として開発できる。ただしこの場合、ECC機能無しの製品としての性能は問題無いが、表面的にECC機能無しとしているだけである。従って、例えばパリティビット用回路の完全停止、チップ情報の書き換え(例えばECC機能の有無)等の回路システムは行われていない。これでは、ECC機能無しの製品として完全に良品とは言えないのが実状である。同様に、製品需要の関係上、ECC機能付きの製品をECC機能無し製品として開発する場合についても同様のことが言える。

【 0 0 0 8 】

また、上記想定例では、パリティセル領域の不良個所の存在を想定した。しかしながら、パリティセル領域以外に何らかの不良個所がある場合、さらにチップの用途が無くなってしまう場合もある。すなわち、上述した想定例では、セルアレイの欠陥の有無に係わらず、ECC機能付きの製品をECC機能無し製品として変更して開発している。これにより、ECC機能無し製品の歩留まり及び製品開発の向上を達成している。しかしながら、単にECC機能を削除し、メモリサイズを下げるだけの手法では、さらなる歩留まりの向上を果たせない。

【 0 0 0 9 】

例えば、パリティセル領域以外に何らかの不良個所（E r r _ M A 1）があり、そのためにセルアレイ（M A 1）が完全に機能しない状態になっている場合を考える。この場合、4つのセルアレイのうち、3つのセルアレイには何ら問題が無いにも関わらず、そのチップは用途が完全に途絶えるのが現状である。もちろん、上記想定例と同様に、単に見かけ上ECC機能無くすだけでは回路システムの変更がなされていないため、完全良品とは言えない。

【 0 0 1 0 】

このように、極めて多量の素子から構成される集積回路では、完全ではないが、部分的には良品という製品（部分的良品：partially good）が存在する。もちろん、上述した例のように、メモリのみならず、ロジックデバイスでもそのような製品は存在する。

【 0 0 1 1 】

部分的良品とは、例えば256メガビットDRAMを例に挙げると、250メガビットのメモリとしては動作するが、6メガビット分動作しない製品等をいう。メモリだけでなく、ロジックデバイスの場合も同様に部分的良品がある。例えば、多様な機能のうちある特定の機能だけ動作しないが、それ以外の機能は正常に動作するというような部分的良品が存在する。

【 0 0 1 2 】

従来、このような部分的良品は仕様を満たさないため、不良品として廃棄されているのが現状であった。部分的良品として過去に販売が試みられたこともある

。しかし、ある程度の数でまとまった取引がなされる半導体製品の商取引では、誰がこのような不完全な製品の購入を希望するか分からず、結局実現されていない。

【 0 0 1 3 】

【発明が解決しようとする課題】

上述したように、チップの一部に不良個所が存在するために機能しないデバイスを適宜加工することにより、部分的良品とすることはできる。しかし、部分的良品とはいっても完全良品とは言えない。また、部分的良品は買い手が見つからないために廃棄され、半導体メーカーは利益を逸し、資源は無駄に捨てられる状態になっていた。

【 0 0 1 4 】

一方、半導体購入者側から見ると、適正なメモリデバイスがないため、必要以上のメモリデバイスを搭載しただけに価格を押し上げる原因となっていた。例えば、160メガビットのメモリを搭載したシステムが必要である場合を考える。この場合、128メガビットのメモリでは不足ではあるが、256メガビットは必要ない。しかし、実際のメモリデバイスは128メガビットよりも集積度の高いメモリは256メガビット品しか流通していない。従って、256メガビットのメモリを不要であるにもかかわらず搭載しなければならなかった。ユーザが完全な256メガビット品ではなく部分的良品で170メガビットでも180メガビットでも動けばよいと考えても、どの半導体メーカーからそのような不完全な製品を入手できるのか分からないという状況であった。

【 0 0 1 5 】

本発明は上記課題を解決するためになされたもので、その目的とするところは、歩留まりを向上させ、資源の有効利用を図る半導体装置を提供することにある。

【 0 0 1 6 】

また、別の目的は、部分的良品を効率的に流通させることにより、歩留まりを向上し、資源の有効活用を図ることのできる半導体装置の販売システム、半導体装置の販売方法を提供することにある。

【 0 0 1 7 】

【課題を解決するための手段】

この発明の第1の観点によれば、ネットワークを用いて半導体装置の販売を行う半導体装置の販売方法であって、ネットワークを介してクライアント端末に対して、使用できない機能を一部に有する部分的良品の半導体装置の機能情報及び価格情報を提示し、前記クライアント端末から、購入の可否を示す購入可否情報の提供を促すステップと、前記クライアント端末からの購入可否情報に基づいて売買が成立するか否かを判定するステップとを有することを特徴とする半導体装置の販売方法が提供される。

【 0 0 1 8 】

また、本発明の別の観点によれば、ネットワークを用いて半導体装置の販売を行う半導体装置の販売方法であって、ネットワークを介して購入を希望する半導体装置の機能情報を提示するステップと、前記提示された半導体装置の機能情報に応答してネットワークを介して提供され、前記機能情報に示される機能を満たすもので、使用できない機能を一部に有する部分的良品の半導体装置の機能情報及び価格情報に基づいて購入の可否を示す購入可否情報を提供するステップとを有することを特徴とする半導体装置の販売方法が提供される。

【 0 0 1 9 】

また、別の本発明によれば、ネットワークを用いて半導体装置の販売を行う半導体装置の販売システムであって、クライアント端末から、ネットワークを介して購入を希望する半導体装置の機能情報を取得する購入希望製品登録手段と、前記購入希望製品登録手段で取得された前記半導体装置の機能情報に基づいて、該機能情報に示される機能を満たすものでかつ、使用できない機能を一部に有する部分的良品の半導体装置の機能情報及び価格情報を前記クライアント端末に提示し、前記クライアント端末に前記部分的良品の購入の可否を促す部分的良品提示手段と、前記クライアント端末から、前記部分的良品の購入の可否を示す購入可否情報を取得し、該購入可否情報に基づいて購入の可否を判定する売買成立判定手段とを具備してなることを特徴とする半導体装置の販売システムが提供される。

【 0 0 2 0 】

以上のような構成によれば、多様な機能を満たすために製造された半導体装置がある特定の機能だけ動作しない場合でも、ネットワークを用いて容易に商品として販売することができる。また、部分的良品の場合、部分的良品として製造することを意図していないため、その商品がいつ販売可能な状態に市場に流通可能な判断が極めて困難である。しかし、本実施形態のように、ネットワークを用いて販売を行うことにより、部分的良品が生じた場合に即時にその商品をクライアントに提供できる。また、部分的良品は、通常の半導体装置の取引のように、半導体装置の機能等を特定して注文を受けてから生産するものではなく、すでに生産されているものであるため、納品は通常の半導体装置よりも極めて迅速に行える。

【 0 0 2 1 】

また、半導体装置の場合、複数の機能のうち、希望する機能さえ満たしていれば装置として機能するものである。従って、クライアント側は購入を希望する機能さえ特定すれば、他にいかなる機能があっても、また他に機能がなくても希望する機能を満たす商品を手に入れる。特に、部分的良品のように、その商品が満たす機能が商品によって統一性がない場合でも、希望する商品であるか否かの判断が極めて容易である。従って、売買が成立する確率も極めて高いといえる。

【 0 0 2 2 】

また、本発明の別の観点によれば、複数のセルアレイと、前記複数のセルアレイのうちの少なくとも一つを選択するための内部アドレス信号の生成に用いられる選択制御信号を生成して出力する選択制御回路と、外部アドレスと前記選択制御信号に基づいて前記内部アドレス信号を生成して前記複数のセルアレイに出力するアレイ選択回路とを具備してなり、前記アレイ選択回路は、前記選択制御信号の示す情報毎に前記複数のセルアレイの選択可能な組み合わせを対応付け、前記複数のセルアレイの前記各組み合わせを選択できる内部アドレス信号を出力することを特徴とする半導体装置が提供される。

【 0 0 2 3 】

ここで、外部アドレス信号とは、前記半導体装置を構成するチップの外部から

入力される信号と、該チップの外部から入力される信号に基づいて前記チップ内部で生成される信号の双方を含む。

【 0 0 2 4 】

このような構成によれば、外部アドレス以外の手段を用いてセルアレイを自由に選択することができる。その結果、正規のセルアレイ中、欠陥のあるセルアレイの組み合わせいかににかかわらず、メモリサイズを低減した製品を容易に実現できる。

【 0 0 2 5 】

また、装置または方法に係る本発明は、コンピュータに当該発明に相当する手順を実行させるための（あるいはコンピュータを当該発明に相当する手段として機能させるための、あるいはコンピュータに当該発明に相当する機能を実現させるための）プログラムを記録したコンピュータ読取り可能な記録媒体としても成立する。また、本発明は、このコンピュータ読取り可能な記録媒体に記録されたプログラム自体としても成立する。

【 0 0 2 6 】

【発明の実施の形態】

以下、図面を参照しながら本発明の実施形態を説明する。

【 0 0 2 7 】

（第 1 実施形態）

図 1 は同実施形態に係る半導体装置の販売に用いられる半導体装置の販売システムのネットワークの構成の一例を示す図である。半導体装置の売買を成立させ、この半導体装置の販売システムを運用するサーバ 1 と、部分的良品の半導体装置を製造し、この部分的良品の販売を希望する半導体装置販売業者が使用する販売業者端末 2 と、この半導体装置販売業者から半導体装置の購入を希望するクライアントが使用するクライアント端末 3 がネットワーク 4 に接続されている。なお、図 1 では販売業者端末 2 及びクライアント端末 3 は説明の簡単のため一つずつの場合を示したが、それぞれ複数ネットワーク 4 に接続されているのが通常である。

【 0 0 2 8 】

図 2 はサーバ 1 の構成の一例を示す図である。図 2 に示すように、仲介サーバ 1 は、インタフェース 1 1、インタフェース 1 1 に接続されたプロセッサ 1 2 及びプロセッサ 1 2 に接続されたデータベース 1 3 から構成される。

【 0 0 2 9 】

プロセッサ 1 2 内には、販売業者端末 2 に部分的良品の半導体装置の機能情報及び価格情報の提供を要求し、販売業者端末 2 から半導体装置の機能情報及び価格情報を取得し、取得されたこれら情報をデータベース 1 3 内の商品データベース 2 6 に格納する商品情報処理部 2 1、クライアント端末 3 に購入を希望する半導体装置の機能情報及び価格情報の提供を促し、クライアント端末 3 から取得した購入希望半導体装置の機能情報及び価格情報をデータベース 1 3 内の購入希望装置情報記憶部 2 7 に格納する購入希望装置情報処理部 2 2、クライアント端末 3 から取得した購入希望半導体装置の機能情報及び価格情報をネットワークの W E B ページ上に掲載し、販売業者端末 2 からの販売要求を促すオークション処理部 2 3 を有する。これら処理部 1 2 1 ~ 1 2 3 以外の処理はプロセッサ 1 2 が行う。

【 0 0 3 0 】

図 3 は同実施形態に係る半導体装置販売システムにおける売買の対象となる半導体装置の一例としての半導体記憶装置の全体構成を示す図である。

【 0 0 3 1 】

図 3 は、4 つのメモリセルアレイ M A 1 ~ M A 4 を有している。これらメモリセルアレイ M A 1 ~ M A 4 のそれぞれは、E C C (Error Checking and Correcting) 機能を実現するためのパリティアレイ P A 1 ~ P A 4 を備えている。これらメモリセルアレイ M A 1 ~ M A 4 は、外部アドレス信号 A 0 に基づき生成される内部アドレス信号に基づき、その 2 つのメモリセルアレイが分割動作により選択的に活性化される回路構成となっている。図 1 3 に示された例と異なるのは、後述するアレイ選択回路を制御する選択制御信号を生成する選択制御回路を備えた構成となっている点である。

【 0 0 3 2 】

より具体的には、メモリセルアレイ M A 1 ~ M A 4 はそれぞれ、セルアレイ選

択信号 $\phi 1 \sim \phi 4$ により分割動作で選択的に活性化される。アレイ選択回路 3 1 は、外部アドレス信号 A 0 及び選択制御信号 $\rho 1 \sim \rho 3$ の入力を有する。これら入力に基づき、アレイ選択回路 3 1 はセルアレイ選択信号 $\phi 1 \sim \phi 4$ 及びモード選択信号 M 1 \sim M 2 を生成し、出力する。選択制御回路 3 2 は、外部アドレス以外の手段により活性化されるメモリセルアレイ M A 1 \sim M A 4 の選択を行うための選択制御信号 $\rho 1 \sim \rho 3$ を生成し、アレイ選択回路 3 1 に出力する。モード選択信号 M 1 は、パリティビット専用の入出力回路やチップ情報回路等の周辺回路（図示せず）に接続されている。

【 0 0 3 3 】

モード選択信号 M 1 は、パリティ機能の有無に関する回路システムの状態を特定するための信号である。製品に不良箇所が存在しない場合、このモード選択信号 M 1 は通常 “L” レベルである。この “L” レベルは、パリティビット専用の入出力回路がアクティブで、かつチップ情報回路における E C C 機能の有無に関する情報を「E C C 機能有り」という情報に保持する。このモード選択信号 M 1 が “L” レベルから “H” レベルになることにより、パリティビット専用の入出力回路が完全に停止され、かつチップ情報回路における E C C 機能の有無に関する情報を「E C C 機能有り」から「E C C 機能無し」に書き換えられる。

【 0 0 3 4 】

モード選択信号 M 2 は、メモリセルアレイの機能の有無に関する回路システムの状態を特定するための信号である。製品に不良箇所が存在しない場合、このモード選択信号 M 2 は通常 “L” レベルである。この “L” レベルは、アドレス空間が正常で、かつメモリサイズが規定通りであることを示す。このモード選択信号 M 2 が “L” レベルから “H” レベルになることにより、チップ情報回路におけるアドレス空間情報の書き換えがなされ、メモリサイズが半分になったことに対するその他回路への処置等の回路システムの変更がなされる。

【 0 0 3 5 】

なお、これらモード選択信号 M 1 及び M 2 の機能の具体例はほんの一例であり、他にもシステムの変更を種々行うように設定することができる。

【 0 0 3 6 】

選択制御回路 3 2 は 3 つのパッド 3 2 a ~ 3 2 c から構成される。これらパッド 3 2 a ~ 3 2 c は、例えば V c c 端子（図示せず）にボンディングされ、あるいはボンディングされずに使用されるものである。各パッド 3 2 a ~ 3 2 c のボンディングの有無により、2 値の選択制御信号 $\rho 1 \sim \rho 3$ 及びこれら選択制御信号 $\rho 1 \sim \rho 3$ とは逆相の 2 値の逆相ロジック信号 $b \rho 1 \sim b \rho 3$ を生成することができる。すなわち、各パッド 3 2 a ~ 3 2 c が V c c 端子にボンディングされていれば、選択制御信号 $\rho 1 \sim \rho 3$ はそれぞれ“H”レベルに、逆に逆相ロジック信号 $b \rho 1 \sim b \rho 3$ は“L”レベルとなる。ボンディングされていない状態では、選択制御信号 $\rho 1 \sim \rho 3$ はそれぞれ“L”レベルに、逆相ロジック信号 $b \rho 1 \sim b \rho 3$ は“H”レベルとなる。

【 0 0 3 7 】

図 4 はアレイ選択回路 3 1 の回路構成の一例を示す図である。図 4 に示すように、アレイ選択回路 3 1 は選択制御デコード部 3 1 a 及びアレイ選択信号デコード部 3 1 b の 2 つの回路により構成される。

【 0 0 3 8 】

選択制御デコード部 3 1 a は、選択制御回路 3 2 から取得される選択制御信号 $\rho 1 \sim \rho 3$ 及び逆相ロジック信号 $b \rho 1 \sim b \rho 3$ に対し、NAND 演算、NOR 演算、反転演算を行う複数の論理素子から構成される。これら論理素子は、選択制御信号 $\rho 1 \sim \rho 3$ の状態に応じて 6 通りの補助選択信号 S 1 ~ S 6 のデコードを行う。また、これら論理素子は M 1, M 2 の 2 通りのモード選択信号のデコードを行う。

【 0 0 3 9 】

アレイ選択デコード部 3 1 b は、選択制御デコード部 3 1 a から取得される補助選択信号 S 1 ~ S 6 及び外部アドレス信号 A 0 及びその逆相信号 $b A 0$ に対し、NAND 演算、NOR 演算、反転演算を行う複数の論理素子から構成される。これら複数の論理素子は、補助選択信号 S 1 ~ S 6 及び外部アドレス信号 A 0 の状態に応じてアレイ選択信号 $\phi 1 \sim \phi 4$ のデコードを行う。

【 0 0 4 0 】

図 5 は選択制御信号 $\rho 1 \sim \rho 3$ 及び外部アドレス信号 A 0 の状態とアレイ選択

信号 $\phi 1 \sim \phi 4$ 及びモード選択信号 M1, M2 の状態の関係を示す図である。

【0041】

パッド 32a ~ 32c のいずれも Vcc 端子にボンディングしていない状態では、前述の通り $\rho 1 \sim \rho 3$ は “L” レベルとなる（図 5 の 7, 9 行目参照）。この状態では、モード選択信号 M1, M2 はともに “L” レベルとなる。メモリセルアレイ MA1 ~ MA4 の活性化の有無は、アドレス信号 A0 の状態によって決定される。すなわち、アドレス信号 A0 が “L” の場合（図 5 の 9 行目参照）、 $\phi 2$ 及び $\phi 3$ が “H” レベルとなる。その結果、メモリセルアレイ MA2 及び MA3 が選択的に活性化される。一方、アドレス信号 A0 が “H” の場合（図 5 の 7 行目参照）、 $\phi 1$ 及び $\phi 4$ が “H” レベルとなる。その結果、メモリセルアレイ MA1 及び MA4 が選択的に活性化される。

【0042】

次に、上記半導体記憶装置の全体的な動作を説明する。

【0043】

半導体記憶装置がアクティブ状態になり、外部アドレス信号 A0 がアレイ選択回路 31 に入力されると、アレイ選択回路 31 でアレイ選択信号 $\phi 1 \sim \phi 4$ が生成される。

【0044】

第 1 の例として、例えば、パリティアレイ PA4 にリダンダンシ回路でも救済できないような不良箇所 (Err_PA4) が発生した場合を考える。この場合、この半導体記憶装置を ECC 機能無しの製品として開発する必要が生じる。

【0045】

そこで、パッド 32a ~ 32c のすべてを Vcc 端子にボンディングする。このボンディングのみで、モード選択信号 M1 は “L” レベルから “H” レベルにされる（図 5 の 8 行目及び 10 行目参照）。このように、モード選択信号 M1 が “H” レベルに書き換えられることにより、回路システムが変更される。具体的には例えば、このモード選択信号 M1 が接続されたパリティビット専用の入出力回路が完全に停止し、かつチップ情報回路における「ECC 機能有り」という情報が「ECC 機能無し」に書き換えられる。

【 0 0 4 6 】

パッド 3 2 a ~ 3 2 c のすべてがボンディングされた状態でのアレイ選択信号 $\phi 1 \sim \phi 4$ の状態は、次の通りである。図 5 の 8 行目及び 1 0 行目を参照すればわかるように、アドレス信号 A 0 の状態により、アレイ選択信号 $\phi 1 \sim \phi 4$ の状態が変わる。図 5 の 8 行目に示すように、アドレス信号 A 0 が “H” レベルの場合、アレイ選択信号 $\phi 1$ 及び $\phi 4$ が “H” レベルとなる。その結果、メモリセルアレイ MA 1 及び MA 4 が選択的に活性化される。また、1 0 行目に示すように、アドレス信号 A 0 が “L” レベルの場合、アレイ選択信号 $\phi 2$ 及び $\phi 3$ が “H” レベルとなる。その結果、メモリセルアレイ MA 2 及び MA 3 が選択的に活性化される。

【 0 0 4 7 】

このように、パッド 3 2 a ~ 3 2 c のボンディングのみを行うことにより、メモリセルアレイ MA 1 ~ MA 4 の不良の有無にかかわらず、ECC 機能有りから ECC 機能無しの製品を開発することができる。この場合、ECC 機能無しの製品としての機能を完全に保持しつつ、パリティビット専用の入出力回路の停止及びチップ情報回路の書き換え等の回路システムの変更が行われているため、ECC 機能無しの完全良品の製品として出荷することができる。

【 0 0 4 8 】

第 2 の例として、例えば、パリティセル領域外のメモリセルアレイ MA 1 に何らかの不良箇所 (Err_MA 1) が発生した場合を考える。このような不良箇所が発生した場合、メモリセルアレイ MA 1 が完全に機能しない状態になる場合が生じる。この場合、機能に関して何ら問題の無いメモリセルアレイ MA 2 ~ MA 4 の 3 つのアレイ中の 2 つのアレイを選択し、その選択されたアレイだけを活性化することができれば、メモリサイズを半分、例えば 2 8 8 M を 1 4 4 M にした製品として開発することができる。

【 0 0 4 9 】

そこで、アドレス信号 A 0 の状態を固定させることによって、MA 1 を除く 2 つのセルアレイ MA 2 及び MA 3 を選択する。このようにアドレス信号 A 0 の状態を固定させることのみで、メモリサイズを半分にして半導体記憶装置を開発す

ることができる理由は以下の通りである。

【 0 0 5 0 】

一般的に、メモリサイズを半分にするには、アドレス空間を1つ減らせば実現できる。本実施形態のように、アドレス信号A0の状態によって2つのアレイが選択的に活性化される場合、このアドレス信号A0を“H”もしくは“L”のいずれかに固定すればよい。この第2の例の場合、メモリセルアレイMA1が機能しない状態である。従って、アドレス信号A0を何らかの手段で“L”レベルに固定すれば、活性化されるメモリセルアレイはMA2及びMA3となり、メモリサイズを半分にした半導体記憶装置を実現することができる。

【 0 0 5 1 】

このように、アドレス信号A0の状態を固定させることのみで、1つのメモリセルアレイに不良箇所が存在する場合であってもメモリサイズを半分にした半導体記憶装置を開発することができる。

【 0 0 5 2 】

第3の例として、例えば第2の例と同様に、パリティセル領域外のメモリセルアレイMA1に何らかの不良箇所（Err_MA1）が発生し、かつ同様の不良箇所がメモリセルアレイMA3にも発生した場合を考える。

【 0 0 5 3 】

この場合、上記第2の例のようにアドレス信号A0の状態を固定するのみでは不都合が生じる。すなわち、前述の通り、アドレス信号A0の状態の相違により活性化を選択できるパターンは、メモリセルアレイMA1及びMA4あるいはMA2及びMA3の2通りのみである。しかし、この第3の例のように、メモリセルアレイMA1及びMA3に不良がある場合、アドレス信号A0の状態の固定のみでは、残り半分のメモリセルMA2及びMA4の機能に何ら問題が無いにもかかわらず、メモリサイズを半分にした半導体記憶装置を実現できない。

【 0 0 5 4 】

そこで、この第3の例の場合、各パッド32a～32cの状態を固定することにより、メモリセルアレイMA1～MA4の4つのアレイ中、2つのアレイを任意に選択する。より具体的には、メモリセルアレイMA2及びMA4が活性化さ

れるアレイとして選択されるように、各パッド3 2 a～3 2 cのボンディングを行う。

【0 0 5 5】

図5の1～6行目に示すように、パッド3 2 a～3 2 cのボンディングの有無により、“H”レベルとなる2つのアレイ選択信号の組み合わせは6通り存在することがわかる。メモリセルアレイMA 2及びMA 4を選択的に活性化させるためには、この図5の5行目に示すように、パッド3 2 a及び3 2 cをV c c端子にボンディングすることにより実現できることがわかる。

【0 0 5 6】

なお、図5の1～6行目に示すように、このように任意の2つのメモリセルアレイを選択する場合、モード選択信号M 2は“H”レベルとなる。従って、チップ情報回路におけるアドレス空間情報の書き換え及びメモリサイズが半分になったことに対するその他回路への処置等の回路システムの変更がなされる。この結果、アドレス空間を1つ減らすことでメモリサイズを半分にしたとしても、その半導体記憶装置を完全良品として開発することができる。

【0 0 5 7】

なお、第2の例のように1つのメモリセルアレイ（第2の例ではMA 1）のみに不良箇所が発生した場合であれば、パッド3 2 a～3 2 cのボンディングの自由度は高まる。1つのメモリセルアレイ（ここではMA 1とする）に不良箇所があれば、多の3つのアレイは活性されるアレイとして選択可能である。従って、MA 2及びMA 3、MA 2及びMA 4あるいはMA 3及びMA 4の3通りのアレイ選択の組み合わせが考えられる。この組み合わせに対応するパッド3 2 a～3 2 cの状態は、図5の4～6行目に該当する。

【0 0 5 8】

このように、各パッド3 2 a～3 2 cのボンディングの有無により、メモリセルアレイMA 1～MA 4のうち、MA 2及びMA 3、MA 2及びMA 4あるいはMA 3及びMA 4というように、MA 1を除く任意の2つのアレイを選択することができる。

【0 0 5 9】

以上説明したように本実施形態の半導体装置によれば、外部アドレス以外の手段を用いて分割されたセルアレイ群を自由に選択し、回路システムの変更を同時に行うことができる。その結果、正規のセルアレイ中の欠陥の有無にかかわらず、メモリサイズを低減した製品を容易に実現できる。

【 0 0 6 0 】

より詳細には、分割された4つのメモリセルアレイMA1～MA4のうち、任意の2つのアレイを選択的に活性化させることができる。従って、アドレス信号A0の状態の固定のみでは対応できない2つのメモリセルアレイの組み合わせに欠陥が生じたとしても、メモリサイズ半分の完全良品の製品を実現することができる。

【 0 0 6 1 】

また、メモリセルアレイに何ら欠陥が無くても、市場の要求等によりメモリサイズを半分に下げた製品を開発する際に、パッド32a～32cへのボンディングという簡便な手法でそのような製品を実現できる。従って、そのような市場の要求に応える製品の開発効率が向上する。

【 0 0 6 2 】

次に、図1に示した半導体装置販売システムを用いて半導体装置を販売する動作を図6に示すタイミングチャートに沿って説明する。

【 0 0 6 3 】

なお、以下の動作説明におけるサーバ1、販売業者端末2及びクライアント端末3間の情報のやりとりや情報処理の要求等は特に示さない限りすべてネットワーク4を介して行われるものとする。

【 0 0 6 4 】

半導体装置の購入を希望するクライアントは、クライアント端末3を用いてサーバ1にアクセスする(s1)。このクライアント端末3からのアクセスに回答して、サーバ1の購入希望装置情報処理部22は、例えば図7に示す半導体デバイス選択画面を生成し、クライアント端末3に提供する(s2)。これにより、同図に示すように、例えばDRAM、SRAM、FLASHメモリのうちから希望するデバイスの選択をクライアント端末3が促される。クライアントは、クラ

クライアント端末 3 に備え付けの画面（図示せず）に表示された半導体デバイス選択画面を見ながら、希望するデバイスにチェックし、OK ボタン 7 1 をクリックすることにより、購入を希望するデバイス情報がサーバ 1 に送信される（s 3）。キャンセルボタンをクリックすると、購入希望装置の登録処理が終了する。

【 0 0 6 5 】

クライアント端末 3 からデバイス情報を受信したサーバ 1 の購入希望装置情報処理部 2 2 は、次に例えば図 8 に示す半導体装置の機能を特定するための種々の半導体仕様を入力させる半導体仕様入力画面を生成し、クライアント端末 3 に提供する（s 4）。これにより、同図に示すように、半導体仕様として、集積度、アクセスタイム、動作モード、希望価格、希望納期の入力をクライアント端末 3 が促される。クライアントは、クライアント端末 3 に備え付けの画面（図示せず）に表示された半導体仕様入力画面を見ながら、購入を希望する半導体装置の半導体仕様を入力し、OK ボタン 7 1 をクリックする。これにより、購入を希望する半導体装置の半導体仕様情報がサーバ 1 に送信される（s 5）。なお、購入希望装置情報処理部 2 2 は、図 7 で選択されたデバイスに応じて、クライアント端末 3 に要求する半導体使用のパラメータを種々変更してもよい。

【 0 0 6 6 】

半導体仕様情報をクライアント端末 3 から受信した購入希望装置情報処理部 2 2 は、半導体仕様情報をクライアントを特定するための識別情報に関連づけて購入希望者装置情報記憶部 1 3 2 に格納する（s 6）。

【 0 0 6 7 】

次に、サーバ 1 のオークション処理部 2 3 は、購入希望者装置情報記憶部 1 3 2 に格納された半導体仕様情報を含めて、ネットワーク 4 の WEB ページに電子展示場を掲載する（s 7）。販売業者端末 2 は、この WEB ページにアクセスし、WEB ページに掲載された半導体仕様情報を参照し、販売を希望する場合には、販売要求をサーバ 1 に行う（s 8）。

【 0 0 6 8 】

サーバ 1 のオークション処理部 2 3 は、この販売要求を受け、販売業者端末 2 に販売を希望する部分的良品の機能情報（半導体仕様）及び価格情報の提供を促

す（s 9）。具体的には、上記図 8 に示すような画面を生成して販売業者端末 2 に送信するのが望ましい。販売業者端末 2 は、この部分的良品情報提供要求を受け、販売を希望する部分的良品の機能情報及び価格情報をサーバ 1 に送信する（s 1 0）。この部分的良品の機能情報及び価格情報は、図 8 に示される各半導体仕様に示される情報のみならず、例えば、図 3 に示す部分的良品の販売を希望する場合、「回路システムの変更あり」や、「E C C 機能無しの完全良品」等の機能情報を含めることができる。

【 0 0 6 9 】

サーバ 1 の商品情報処理部 2 1 は、販売業者端末 2 から受信した部分的良品に関する機能情報及び価格情報を受信し、取得された情報をデータベース 1 3 内の商品データベース 2 6 に格納する（s 1 1）。そして、サーバ 1 のオークション情報処理部 1 2 3 は、クライアント端末 3 に、部分的良品に関する機能情報及び価格情報を含めた購入可否情報要求画面を送信する（s 1 2）。もちろん、クライアント端末 3 からの一つの購入希望に対して複数の販売業者端末 2 から部分的良品に関する情報が提供された場合には、複数の部分的良品に関する情報がクライアント端末 3 に送信される。複数の販売希望がある場合、それぞれの部分的良品に関する機能情報及び価格情報を参照し、購入可否情報要求画面上で購入する部分的良品を選択する（s 1 3）。この選択情報（購入希望可否情報）をサーバ 1 が受信し、売買を成立させる（s 1 4）。具体的には、売買が成立したことを示す情報をクライアント端末 3 及びその部分的良品の販売を希望する販売業者 2 に送信する（s 1 5）。もちろん、（s 1 3）で、いずれの商品も購入を希望しないことを示す情報をクライアント端末 3 がサーバ 1 に送信した場合には、売買が不成立であるとサーバ 1 は判定し（s 1 4）、売買が成立しなかったことを示す情報をすべての販売業者 2 及びクライアント端末 3 に送信する（s 1 5）。

【 0 0 7 0 】

以上のステップにより、オークション形式による部分的良品の半導体装置の売買が終了する。

【 0 0 7 1 】

このように本実施形態の半導体装置の販売システムによれば、多様な機能を満

たすために製造された半導体装置がある特定の機能だけ動作しない場合でも、ネットワークを用いて容易に商品として販売することができる。また、逆オークション形式により、クライアント側が複数の販売希望の部分的良品から選択できるため、ただでさえ安価な部分的良品をより安価に購入することができる。また、部分的良品の場合、部分的良品として製造することを意図していないため、その商品がいつ販売可能な状態に市場に流通可能な判断が極めて困難である。しかし、本実施形態のように、逆オークション形式による販売を行うことにより、部分的良品が生じた場合に即時にその商品をクライアントに提供できる。

【 0 0 7 2 】

また、半導体装置の場合、複数の機能のうち、希望する機能さえ満たしていれば装置として機能するものである。従って、クライアント側は購入を希望する機能さえ特定すれば、他にいかなる機能があっても、また他に機能がなくても希望する機能を満たす商品を手に入れることができる。特に、部分的良品のように、その商品が満たす機能が商品によって統一性がない場合でも、希望する商品であるか否かの判断が極めて容易である。従って、売買が成立する確率も極めて高いといえる。また、部分的良品は、通常の半導体装置の取引のように、半導体装置の機能等を特定して注文を受けてから生産するものではなく、すでに生産され在庫として常に存在しているものであるため、納品は通常の半導体装置よりも極めて迅速に行える。しかも、部分的良品は従来廃棄していた不良品としての扱いを受けていたものであるため、このような部分的良品を販売することにより、販売業者は売り上げを向上させ、利益の増加を達成することが可能となる。

【 0 0 7 3 】

(第 2 実施形態)

本実施形態は第 1 実施形態の変形例に係わる。本実施形態は、第 1 実施形態でネットワークを用いた販売の対象とする半導体記憶装置の変形例に係わる。本実施形態の半導体記憶装置の特徴点は、選択制御回路をレーザヒューズにより実現した点にある。本実施形態の半導体記憶装置の基本的な構成は第 1 実施形態と同じである。以下の実施形態では、説明の便宜のため、第 1 実施形態の半導体記憶装置と異なる点のみ詳細に説明する。また、第 1 実施形態の半導体記憶装置と同

じ構成には同一符号を付す。

【0074】

図9は本実施形態に係る半導体記憶装置の全体構成を示す図である。図9は、第1実施形態の図3に示す半導体記憶装置に対応しており、パッド32a～32cを用いる選択制御回路32の代わりにレーザヒューズ112a～112cを用いる選択制御回路112が用いられる。

【0075】

レーザヒューズ112a～112cは、それぞれレーザ光線を照射して切断することにより、選択制御信号 $\rho 1 \sim \rho 3$ の出力を制御することができる。例えば、レーザで切断する前の状態で選択制御信号 $\rho 1 \sim \rho 3$ がそれぞれ“H”レベルに、逆相ロジック信号 $b\rho 1 \sim b\rho 3$ が“L”レベルに設定される。また、レーザ照射によるヒューズ切断により選択制御信号 $\rho 1 \sim \rho 3$ を“L”レベルにすることができる。もちろん、“H”レベルと“L”レベルを逆に設定してもよい。他の構成は第1実施形態の図3に示す半導体記憶装置に共通する。

【0076】

このように本実施形態によれば、レーザヒューズを選択制御回路に用いることにより、第1実施形態と同様の選択制御信号 $\rho 1 \sim \rho 3$ を生成することができる。従って、第1実施形態と同様の効果を奏する。

【0077】

(第3実施形態)

本実施形態は第1実施形態の変形例に係わる。本実施形態は、第1実施形態でネットワークを用いた販売の対象とする半導体記憶装置の変形例に係わる。本実施形態の半導体記憶装置の特徴点は、選択制御回路をエレクトリックヒューズにより実現した点にある。本実施形態の半導体記憶装置の基本的な構成は第1実施形態と同じである。

【0078】

図10は本実施形態に係る半導体記憶装置の全体構成を示す図である。

【0079】

図10は、第1実施形態の図3に示す半導体記憶装置に対応しており、パッド

3 2 a ~ 3 2 c を用いる選択制御回路 3 2 の代わりにエレクトリックヒューズ 1 2 2 a ~ 1 2 2 c を用いる選択制御回路 1 2 2 が用いられる。

【 0 0 8 0 】

エレクトリックヒューズ 1 2 2 a ~ 1 2 2 c は、それぞれ電氣的に切断可能なヒューズであり、これにより選択制御信号 $\rho 1 \sim \rho 3$ の出力を制御することができる。例えば、電氣的に切断する前の状態で選択制御信号 $\rho 1 \sim \rho 3$ がそれぞれ “H” レベルに、逆相ロジック信号 $b \rho 1 \sim b \rho 3$ を “L” レベルに設定される。また、電氣的切断により選択制御信号 $\rho 1 \sim \rho 3$ を “L” レベルにすることができる。もちろん、“H” レベルと “L” レベルを逆に設定してもよい。他の構成は第 1 実施形態の図 3 に示す半導体記憶装置に共通する。

【 0 0 8 1 】

このように本実施形態によれば、エレクトリックヒューズを選択制御回路に用いることにより、第 1 実施形態と同様の選択制御信号 $\rho 1 \sim \rho 3$ を生成することができる。従って、第 1 実施形態と同様の効果を奏する。

【 0 0 8 2 】

(第 4 実施形態)

本実施形態は第 1 実施形態の変形例に係わる。本実施形態は、第 1 実施形態でネットワークを用いた販売の対象とする半導体記憶装置の変形例に係わる。本実施形態の半導体記憶装置の特徴点は、選択制御回路を内部レジスタ回路により実現した点にある。本実施形態の半導体記憶装置の基本的な構成は第 1 実施形態と同じである。

【 0 0 8 3 】

図 1 1 は本実施形態に係る半導体記憶装置の全体構成を示す図である。図 1 1 は、第 1 実施形態の図 3 に示す半導体記憶装置に対応している。本実施形態では、パッド 3 2 a ~ 3 2 c を用いる選択制御回路 3 2 の代わりに内部レジスタ回路 1 3 2 a を用いる選択制御回路 1 3 2 が用いられる。

【 0 0 8 4 】

内部レジスタ回路 1 3 2 a は 3 ビットのレジスタ回路から構成されている。このレジスタ回路 1 3 2 a の各ビットに 2 値の情報を書き込むことにより、選択制

御信号 $\rho 1 \sim \rho 3$ の出力を制御することができる。例えば、レジスタ回路の各ビットに “H” レベルが書き込まれた場合、選択制御信号 $\rho 1 \sim \rho 3$ はそれぞれ “H” レベルに、逆相ロジック信号 $b \rho 1 \sim b \rho 3$ が “L” レベルに設定可能である。また、各ビットに “L” レベルが書き込まれた場合、選択制御信号 $\rho 1 \sim \rho 3$ がそれぞれ “L” レベルに設定してもよい。

【 0 0 8 5 】

もちろん、“H” レベルと “L” レベルを逆に設定してもよい。他の構成は第 1 実施形態の図 3 に示す半導体記憶装置に共通する。

【 0 0 8 6 】

このように本実施形態によれば、レジスタ回路を選択制御回路に用いることにより、第 1 実施形態と同様の選択制御信号 $\rho 1 \sim \rho 3$ を生成することができる。従って、第 1 実施形態と同様の効果を奏する。

【 0 0 8 7 】

(第 5 実施形態)

本実施形態は第 1 実施形態の変形例に係わる。本実施形態は、第 1 実施形態でネットワークを用いた販売の対象とする半導体記憶装置の変形例に係わる。本実施形態の半導体記憶装置の特徴点は、選択制御回路を内部レジスタ回路により実現した点にある。本実施形態の半導体記憶装置の基本的な構成は第 1 実施形態と同じである。

【 0 0 8 8 】

図 1 2 は本実施形態に係る半導体記憶装置の全体構成を示す図である。図 1 2 は、第 1 実施形態の図 3 に示す半導体記憶装置に対応している。本実施形態では、パッド 3 2 a ~ 3 2 c を用いる選択制御回路 3 2 の代わりに、3 つのパッド 3 2 a ~ 3 2 c、3 つのレーザヒューズ 1 1 2 a ~ 1 1 2 c、3 つのエレクトリックヒューズ 1 2 2 a ~ 1 2 2 c の 3 つの異なる選択制御信号出力手段からなる選択制御回路 1 4 2 が用いられる。

【 0 0 8 9 】

次に、選択制御回路 1 4 2 の詳細な構成及び動作を説明する。

【 0 0 9 0 】

3つの異なる選択制御信号出力手段は、それぞれ第1～第3実施形態に示したものと同一である。従って、パッド32a～32cはVcc端子へのボンディングの有無により、それぞれ2値からなる3つの選択制御信号p1～p3を出力できる。また、エレクトリックヒューズ122a～122cは、電氣的切断の有無により、それぞれ2値からなる3つの選択制御信号e1～e3を出力できる。また、レーザヒューズ112a～112cは、レーザによるヒューズの切断の有無により、それぞれ2値からなる3つの選択制御信号L1～L3を出力できる。

【0091】

これら3つの選択制御信号出力手段には重み付けがなされている。具体的には、優先順位の高い方からエレクトリックヒューズ122a～122c、パッド32a～32c、レーザヒューズ112a～112cというように重み付けがなされている。

【0092】

例えば、最も優先順位の低いレーザヒューズ112a～112cを適宜切断し、メモリセルアレイMA1及びMA4が選択的に活性化されるように選択制御信号L1～L3が生成される場合であっても、レーザヒューズ112a～112cよりも順位の高い選択制御信号出力手段としてのパッド32a～32cのボンディングやエレクトリックヒューズ122a～122cの電氣的切断により選択制御信号p1～p3やe1～e3が生成される場合、これら選択制御信号p1～p3やe1～e3が優先されてアレイ選択回路31に出力される。

【0093】

なお、アレイ選択回路31に選択制御信号として出力されるp1～p3を信号L1～L3、p1～p3及びe1～e3から選択するのは信号選択回路99が行う。

【0094】

このように本実施形態によれば、パッド、レーザヒューズ及びエレクトリックヒューズの3つの選択制御信号出力手段を用いて選択制御回路を構成することにより、第1実施形態と同様の選択制御信号p1～p3を生成することができる。従って、第1実施形態と同様の効果を奏する。また、第1実施形態のように、単

一の選択制御信号出力手段ではなく複数の出力手段を用いるため、一つを選択制御信号出力手段が用いられない場合でも他の手段を適用することができる。また、複数の選択制御信号出力手段に優先順位をつけてアレイ選択回路に選択制御信号を出力することにより、一旦優先順位の低い選択制御信号出力手段で選択制御信号を生成するように設定した後でも優先順位の高い選択制御信号出力手段で新たな選択制御信号をアレイ選択回路 3 1 に出力可能である。

【 0 0 9 5 】

なお、本実施形態では 3 つの選択制御信号出力手段に重み付けをし、優先順位を定めてアレイ選択回路に出力される選択制御信号を決定する場合を示したが、選択制御信号出力手段の数に限定されないことはもちろんである。例えば、パッドとエレクトリックヒューズの 2 つの選択制御信号出力手段からなる選択制御回路を用い、両者に本実施形態と同じ重み付けをしてアレイ選択回路に出力される選択制御信号を決定してもよい。また、この場合の 2 つの選択制御信号出力手段は、これ以外にもパッドとレーザヒューズ、レーザヒューズとエレクトリックヒューズ等、いずれの組み合わせでもよい。

【 0 0 9 6 】

本発明は上記実施形態に限定されるものではない。

【 0 0 9 7 】

上記第 1 ～ 第 5 実施形態に示される半導体記憶装置の販売をネットワークを用いて行う場合を示した。これら半導体記憶装置は、すべて部分的に使用可能な製品の回路システムの変更までも行った完全良品である。しかし、このように完全良品は本発明のネットワーク販売の対象となり得るほんの一例として示したのであって、このように回路システムの変更等を行わない不良部分を有し、かつ有効に機能する部分を有する部分的良品であっても本発明のネットワーク販売の対象となり得ることはもちろんである。他にも、不良部分を有しない半導体装置であっても本発明のネットワーク販売の対象となり得ることももちろんである。

【 0 0 9 8 】

上記実施形態に示される半導体記憶装置の販売に係わらず、ロジック製品等も販売の対象となり得ることはもちろんである。

【 0 0 9 9 】

また、逆オークション形式による商取引として規定したが、これに限定されないことはもちろんである。例えば、不良品が生じる毎に、販売業者端末 2 から販売を希望する部分的良品としての登録をサーバが行い、登録される毎にその商品の仕様をネットワーク上の W E B ページに掲載し、クライアントに購入希望を促しても良い。また、販売を希望する部分的良品の価格情報は、例えばその部分的良品の機能に応じた半導体装置の市場の相場に連動してサーバが自動的に生成してもよい。この場合、販売業者端末に価格情報の提供を促す必要がない。またこの場合、サーバ内のプロセッサは、適時相場価格をデータベースに格納するか、あるいはネットワークを介して入手する必要がある。さらに、販売を希望する部分的良品の価格情報を相場に連動してサーバが自動的に設定する場合、下限を定めておくのが望ましい。価格情報の下限としては例えばその部分的良品を廃棄するための廃棄費用等とするのが望ましい。この廃棄費用は、販売業者端末からサーバに提供され、この廃棄費用を下回らないようにサーバが価格を設定する。

【 0 1 0 0 】

また、上記実施形態ではサーバと販売業者端末がネットワーク上で互いに情報を送受信する形態を示したが、販売業者がサーバを運用しても良い。この場合、サーバが販売業者端末の動作を兼ね、販売業者端末は不要となる。

【 0 1 0 1 】

また、販売業者等取引内容を周知する例として W E B ページに掲載する手法を示したが、ほんの一例に過ぎず、販売を希望する複数の販売業者がアクセス可能に取引内容を知ることができる手法であればよく、 W E B ページへの掲載手法に限定されるものではない。

【 0 1 0 2 】

また、プロセッサ 1 2 に本発明の機能を実行するためのプログラムを組み込み、当該プログラムにより本発明の機能を実行させる場合を示したが、例えばこれらプログラムを記録したコンピュータ読取可能な記録媒体をサーバ 1 の図示しない記録媒体読取装置から読み取り、プロセッサ 1 2 に当該機能を実行させてもよい。

【 0 1 0 3 】

また、上記実施形態の半導体装置ではボンディングの例として、Vcc端子にボンディングすることにより“L”レベルを“H”レベルに変更する例を示したが、これに限定されるものではない。ボンディング前は“H”レベルに設定され、ボンディングにより“L”レベルに変更されてもよい。

【 0 1 0 4 】

【発明の効果】

以上詳述したように本発明によれば、半導体装置製造の歩留まりを向上させ、資源の有効利用を図ることができる。

【図面の簡単な説明】

【図 1】

本発明の第 1 実施形態に係る半導体装置の販売に用いられるネットワークの構成の一例を示す図。

【図 2】

同実施形態に係るサーバの構成の一例を示す図。

【図 3】

同実施形態に係る半導体装置販売システムにおける販売の対象となる半導体装置の一例としての半導体記憶装置の全体構成を示す図。

【図 4】

アレイ選択回路の回路構成の一例を示す図。

【図 5】

選択制御信号及び外部アドレス信号の状態に対するアレイ選択信号及びモード選択信号の状態の関係を示す図。

【図 6】

同実施形態に係る半導体装置の販売方法の動作を示すフローチャートを示す図。

【図 7】

同実施形態に係るクライアント端末に提供されるデバイス選択画面の一例を示す図。

【図 8】

同実施形態に係るクライアント端末に提供される半導体使用入力画面の一例を示す図。

【図 9】

本発明の第 2 実施形態に係る半導体記憶装置の全体構成を示す図。

【図 1 0】

本発明の第 3 実施形態に係る半導体記憶装置の全体構成を示す図。

【図 1 1】

本発明の第 4 実施形態に係る半導体記憶装置の全体構成を示す図。

【図 1 2】

本発明の第 5 実施形態に係る半導体記憶装置の全体構成を示す図。

【図 1 3】

従来の半導体記憶装置の全体構成を示す図。

【符号の説明】

- 1 …サーバ
- 2 …販売業者端末
- 3 …クライアント端末
- 4 …ネットワーク
- 1 1 …インタフェース
- 1 2 …プロセッサ
- 1 3 …データベース
- 2 1 …商品情報処理部
- 2 2 …購入希望装置情報処理部
- 2 3 …オークション処理部
- 2 6 …商品データベース
- 2 7 …購入希望装置情報記憶部
- 3 1 …アレイ選択回路
- 3 2, 1 1 2, 1 2 2, 1 3 2, 1 4 2 …選択制御回路
- 3 2 a ～ 3 2 c …パッド


112a~112c...レーザヒューズ

122a~122c...エレクトリックヒューズ


【書類名】

図面


【図 1】




【図 2】



【図 3】



【図 4】




【図 5】


行	選択アレイ	$\phi 1$	$\phi 2$	$\phi 3$	$\phi 4$	$\rho 1$	$\rho 2$	$\rho 3$	A0	M1	M2
1	MA1& MA2	1	1	0	0	1	0	0	-	0	1
2	MA1& MA3	1	0	1	0	0	1	0	-	0	1
3	MA1& MA4	1	0	0	1	1	1	0	-	0	1
4	MA2& MA3	0	1	1	0	0	0	1	-	0	1
5	MA2& MA4	0	1	0	1	1	0	1	-	0	1
6	MA3& MA4	0	0	1	1	0	1	1	-	0	1
7	MA1& MA4	1	0	0	1	0	0	0	1	0	0
8	MA1& MA3	1	0	0	1	1	1	1	1	1	1
9	MA2& MA3	0	1	1	0	0	0	0	0	0	0
10	MA2& MA4	0	1	1	0	1	1	1	0	1	1

Default:
A0="1"アレイ MA1 & MA4選択
A0="0"アレイ MA2 & MA3選択

【図 6】



【図 7】




ご希望のデバイスにレ印を入れて下さい。

() DRAM
() SRAM
() FLASH

OK 71 キャンセル 72


【図 8】




①集積度 () M
②アクセスタイム () nsec
③動作モード ()
④希望価格 ()
⑤希望納期 ()

OK 71 キャンセル 72


【図 9】




【図 1 0】




【図 1 1】



【図 1 2】



【図 1 3】



【書類名】 要約書

【要約】

【課題】 半導体装置の製造の歩留まりを向上し、資源の有効活用を図る。

【解決手段】 ネットワーク 4 を用いて半導体装置の販売を行う半導体装置の販売システムであって、クライアント端末 3 から、ネットワーク 4 を介して購入を希望する半導体装置の機能情報を取得する購入希望装置情報処理部 2 2 を有し、この購入希望装置情報処理部 2 2 は、購入希望装置情報処理部 2 2 で取得された半導体装置の機能情報に基づいて、該機能情報に示される機能を満たすものでかつ、使用できない機能を一部に有する部分的良品の半導体装置の機能情報及び価格情報をクライアント端末 3 に提示し、クライアント端末に部分的良品の購入の可否を促し、クライアント端末 3 から、部分的良品の購入の可否を示す購入可否情報を取得し、該購入可否情報に基づいて購入の可否を判定するプロセッサ 1 2 に設けられている。

【選択図】 図 2

出 願 人 履 歴 情 報

識別番号 [0 0 0 0 0 3 0 7 8]

1. 変更年月日	1 9 9 0 年 8 月 2 2 日
[変更理由]	新規登録
住 所	神奈川県川崎市幸区堀川町 7 2 番地
氏 名	株式会社東芝